2017-2018-1 20155320 课堂测试（ch06）

• 1.（单选题 | 1 分)

下面代码中，对数组x填充后，采用直接映射高速缓存，所有对x和y引用的命中率为（D）

A . 1

B . 1/4

C . 1/2

D . 3/4

解析：直接映射高速缓存中的冲突不命中。对于x和y数组，只有在引用第0个和第4个元素的时候发生不命中。命中率即为1-2/8=3/4

• 2.( 多选题 | 1 分)

有关高速缓存的说法正确的是（ACD）

A .

高速缓存的容量可以用C=SEB 来计算

B .

高速缓存容量为2048，高速缓存结构为（ 32 ，8，8，32）

C .

直接映射高速缓存要：组选择、行匹配、字抽取

D .

当程序访问大小为2的幂的数组时，直接映射高带缓存中常发生冲突不命中

• 3.( 多选题 | 1 分)
  The following table gives the parameters for a number of different caches. For
  each cache, determine the number of cache sets (S), tag bits (t), set index bits (s),
  and block offset bits (b) （ACD)

A .

第三行S为1

B .

第一行t为24

C .

第二行b为5

D .

第三行s的值为0

解析：此题由书本上的公式：C=SEB 可算出来结果

• 4.( 多选题 | 1 分)
  有关缓存的说法，正确的是（AC）

A .

LRU策略指的是替换策略的缓存会选择最后被访问时间距现在最远的块

B .

不同层之间以字节为传送单元来回复制

C .

缓存不命时，决定哪个块是牺牲块由替换策略来控制

D .

空缓存的不命中叫冲突不命中

解析：B不同层之间以块为传送单元来回复制，D空缓存的不命中叫强制性不命中或冷不命中

• 5.( 多选题 | 1 分)
  下面说法正确的是（ABC）

A .

存储层次结构中最小的缓存是寄存器

B .

存储层次结构的中心思想是每一层都缓存来自较低一层的数据对象

C .

L4主存可以看作是L5：本地磁盘的缓存

D .

L4主存可以看作是L6的缓存

解析：存储器结构图中只能视相邻的上一级的存储器作为缓存

• 6.( 单选题 | 1 分)
  下面代码的步长是（C）

A .

1

B .

N

C .

N*N

D .

N* N *N

解析：步长值就是循环体中计数器每次的增量值啊，当然，增量也可以是负数的。For...Next循环的步长step应依据你作该循环的需求确定,以下提供MSDN的说明: For...Next 语句以指定次数来重复执行一组语句。

综上本题中增量为N*N。

• 7.( 单选题 | 1 分)
  下面代码中（C）局部性最差

1 #define N 10002 3typedef struct {4 int vel[3];5 int acc[3];6 } point;7 8point p[N];

A .

1 void clear1(point *p, int n)2 {3 int i, j;4 5for (i = 0; i < n; i++) {6 for (j = 0; j < 3; j++)7 p[i].vel[j] = 0;8 for (j = 0; j < 3; j++)9 p[i].acc[j] = 0;10 }11 }

B .

1 void clear2(point *p, int n)2 {3 int i, j;4 5for (i = 0; i < n; i++) {6 for (j = 0; j < 3; j++) {7 p[i].vel[j] = 0;8 p[i].acc[j] = 0;9 }10 }11 }

C .

1 void clear3(point *p, int n)2 {3 int i, j;4 5for (j = 0; j < 3; j++) {6 for (i = 0; i < n; i++)7 p[i].vel[j] = 0;8 for (i = 0; i < n; i++)9 p[i].acc[j] = 0;10 }11 }

D .

不确定

解析：根据书本P418页的内容可发现，C中的代码是按照顺序访每个数组，步长长，局部性不好。

• 8.( 单选题 | 1 分)
  程序中（C）语句具有良好的局部性

A .

顺序

B .

分支

C .

循环

D .

以上都是

解析：循环越多，局部性越好

• 9.( 单选题 | 1 分)
  下面代码，（C）具有差的空间局部性。

A .

1 int sumvec(int v[N])2 {3 int i, sum = 0;4 5 for (i = 0; i < N; i++)6 sum += v[i];7 return sum;8 }

B .

1 int sumarrayrows(int a[M][N])2 {3 int i, j, sum = 0;4 5for (i = 0; i < M; i++)6 for (j = 0; j < N; j++)7 sum += a[i][j];8 return sum;9 }

C .

1 int sumarraycols(int a[M][N])2 {3 int i, j, sum = 0;4 5for (j = 0; j < N; j++)6 for (i = 0; i < M; i++)7 sum += a[i][j];8 return sum;9 }

D .

以上都不对

解析：c是按照顺序访问数组，步长为N，空间局部性不好

• 10.( 多选题 | 1 分)
  有关局部性原理，说法正确的是（ABD）

A .

程序访问一个向量，步长越小或短，空间局部性越好

B .

局部性有两种形式：空间局部性，时间局部性

C .

程序访问一个向量，步长越大空间局部性越好。

D .

硬件、OS，应用程序都会用到局部性原理

解析：C错误，步长越长空间局部性越好。

• 11.( 多选题 | 1 分)
  下面说法正确的是（ABCD）

A .

CPU通过内存映射I/O向I/O设备发命令

B .

DMA传送不需要CPU的干涉

C .

SSD是一种基于闪存或Flash的存储技术

D .

逻辑磁盘块的逻辑块号可以翻译成一个（盘面，磁道，扇区 ）三元组

解析：课本知识

• 12.12
  ( 单选题 | 1 分)
  下面（B）是I/O总线

A .

USB

B .

PCI

C .

网卡

D .

图形卡

解析：P411，例如图形卡，监视器，鼠标，键盘和磁盘这样的I/O设备，都是通过总线，例如Intel的外围互联设备PCI总线连接到CPU和主存的。

• 13.( 单选题 | 1 分)
  图中磁盘一个扇区的访问时间约为（A）ms

A .

10

B .

5

C .

6

D .

8

E .

12

解析：P410磁盘访问时间大约为10ms

• 1. ( 多选题 | 1 分)
     有关磁盘操作，说法正确的是（ACD）

A .

对磁盘扇区的访问时间包括三个部分中，传送时间最小。

B .

磁盘以字节为单位读写数据

C .

磁盘以扇区为单位读写数据

D .

读写头总处于同一柱面

解析：P408，P409页的概念知识，B错磁盘以扇区大小的块来读写数据。

• 15.( 单选题 | 1 分)
  计算下面磁盘的容量（C）：4个盘片，100000个柱面，每条磁道400个扇区，每个扇区512个字节
  A .
  81.92GB
  B .
  40.96GB
  C .
  163.84
  D .
  327.68GB

解析：磁盘容量=（字节数/扇区）（平均扇区数/磁道）（磁道数/表面）（表面数/盘片）（盘片数/磁盘），由此公式可算得答案为C。

• 16.有关磁盘，说法正确的是（AC）

A .

磁盘的读取时间为毫秒级

B .

每张磁盘有一个表面

C .

表面由磁道组成

D .

每个扇区的面积不同，包含的数据位的数量也不一样

解析：B错每个磁盘有两个盘面，D每个扇区含有相等数量的数据位

• 17.( 多选题 | 1 分)
  根据携带信号不同，总线可分为（BDE）

A .

系统总线

B .

数据总线

C .

内存总线

D .

地址总线

E .

控制总线

• 18.( 多选题 | 1 分)
  关于非易失性存储器，下面说法正确的是（CE）

A .

DRAM是非易失性存储器

B .

SRAM是非易失性存储器

C .

PROM只能编程一次

D .

EEPROM可以用紫外线进行擦除

E .

存在ROM中的程序通常被称为固件

解析：如果断电，DRAM和SRAM会丢失他们的信息，所以DRAM与SRAM为易失性存储器，电子可擦除EEPROM

• 19.( 单选题 | 1 分)
  通过使用两个时钟沿作为控制信号，对DRAM进行增强的是（C）

A .

FPM DAM

B .

SDRAM

C .

DDR SDRAM

D .

VRAM

E .

EDO DRAM

解析：DDRAM是对SDRAM的一种增强，他通过使用两个时钟沿作为控制信号，从而使DRAM的速度翻倍。

• 20.( 多选题 | 1 分)
  有关RAM的说法，正确的是（ADEC）

A .

SRAM和DRAM掉电后均无法保存里面的内容。

B .

DRAM将一个bit存在一个双稳态的存储单元中

C .

一般来说，SRAM比DRAM快

D .

SRAM常用来作高速缓存

E .

DRAM将每一个bit存储为对一个电容充电

F .

SRAM需要不断刷新

G .

DRAM被组织为二维数组而不是线性数组

解析：DRAM与SRAM为易失性存储器，掉电无法保存里面的内容，sRAM只要供电就会保持不变，与DRAM不同，不用刷新。

• 21.( 多选题 | 1 分)
  有关计算机存储系统，下面说法正确的是（BCD）

A .

程序具有良好的局部性表现在倾向于从存储器层次结构中的较低层次处访问数据，这样节省时间

B .

存储层次涉用不同容量，成本，访问时间的存储设备

C .

存储层次设计基于局部性原理

D .

“存储山”是时间局部性和空间局部性的函数

解析：具有良好的局部性的程序比具有较差局部性的程序更多的倾向于从存储器层次结构中的较高层次处访问数据。